Nous sommes spécialisés dans le montage de serveurs Intel

Intégration de la mémoire (32 Go) ECC

Les barrettes de mémoire ECC (Error Correction Coding) sont des mémoires possédant plusieurs bits dédiés à la correction d'erreur (on les appelle ainsi bits de contrôle).
Ces barrettes, utilisées principalement dans les serveurs, permettent de détecter les erreurs et de les corriger.

Barrettes avec registre ou tampon (registered ou buffered)

Ces barrettes ont un registre entre les puces de DRAM et le contrôleur mémoire du système (dans le chipset ou dans le processeur). Ce registre retient les données pendant un cycle d'horloge avant qu'elles ne soient envoyées vers le contrôleur mémoire.

Ce processus augmente la fiabilité du transfert de données, au détriment du temps de traitement, en retard d'un cycle d'horloge par rapport à de la mémoire sans registre. Ces modules de mémoire avec registre ne sont généralement utilisés que dans les serveurs.

Intégration des deux Microprocesseurs Intel Xeon

Les processeurs Intel® pour serveurs renforcent les performances et le rendement énergétique des applications métier qui manipulent intensivement les données.

Au travers de tout l'éventail des serveurs multi cœurs et 64 bits qu'ils équipent, ils permettent d'optimiser et de dimensionner l'infrastructure en maximisant le rendement des machines par rapport à la charge et en aménageant une confortable réserve de puissance

Montage des 3 x 1 Tera Octet en RAID 5

Le RAID 5

Les informations de parité sont stockées de manière égale sur l'ensemble des disques. Les performances en écriture sont ainsi plus élevées. Ce mode gère la perte d'un disque dur.

La capacité utilisable est égale à celle du disque le plus petit multiplié par (x-1) disques. Si vous avez trois disques de 120 Go, la capacité utilisable est de 120*2=240 Go, car il faut 120 Go pour stocker les informations de parité.

Ce mode permet d'avoir un contrôleur par disque, donc une meilleure sécurisation des données. Si un disque dur lâche, le mode RAID 5 fonctionne encore.